#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09307457 A

(43) Date of publication of application: 28.11.97

(51) Int. Cl	H03M 9/00		
(21) Application	number: 08119166	(71) Applicant:	SONY CORP
(22) Date of filing	g: <b>14.05.96</b>	(72) Inventor:	YANO MOTOYASU


## (54) PARALLEL/SERIAL CONVERSION CIRCUIT

## (57) Abstract:

PROBLEM TO BE SOLVED: To halve a frequency of a basic clock pulse to be applied for drive at the same data rate by detecting a rising edge of the basic clock pulse and a rising edge of an inverted pulse respectively.

SOLUTION: From a parallel data input terminal 1, n-bit data are received at a data rate fbps. A circuit 7 generates an in-phase byte clock pulse Byte Clock 0 and an inverted byte clock pulse Byte Clock 1 from the basic clock pulse of a frequency f/2Hz and gives them to byte clock pulse input terminals 2a, 2b. An OR circuit 9 receives outputs (1), (2) of edge detection circuits 8a, 8b and its output (3) acts like a byte clock pulse of a frequency fHz. An input section 3 is driven by the byte clock pulse (3), a multiplexer 4 is driven by a PLL synthesizer 5 and provides an output of serial data at a data rate of n.fbps.

COPYRIGHT: (C)1997,JPO





(19) 日本国特許庁(JP)

# (12) 公開特許公報 (A) (11) 特許出願公開番号

特開平9-307457

(43)公開日 平成9年(1997)11月28日

(51) Int. C1. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 M 9/00

9382 - 5 K

H 0 3 M 9/00 В

審査請求 未請求 請求項の数2

OL

(全7頁)

(21)出願番号

特願平8-119166

(22)出願日

平成8年(1996)5月14日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 矢野 元康

東京都品川区北品川6丁目7番35号 ソニー

株式会社内


(74)代理人 弁理士 尾川 秀昭

## (54)【発明の名称】パラレルシリアル変換回路

### (57)【要約】

同じデータレートに対して駆動のために 【課題】 印加すべき基本クロックパルスの周波数を2分の1にす ることができ、延いては前段の回路の動作スピードを半 分で済むようにし、ノイズによる悪影響、例えばシリア ルデータのジッタを無くす。

【解決手段】 パラレルデータのデータレート [f (b ps)]の半分の周波数 f / 2 [Hz] のクロックパル スを基本クロックパルスとし、その反転パルスをつく り、その基本クロックパルスの立ち上がり(或いは立ち 下がり) エッジと、その基本クロックパルスを反転した パルスの立ち上がり(或いは立ち下がり)エッジを検出 し、その二つのエッジ検出出力の論理和からパラレルデ ータと同じ周波数のバイトクロック ペルスをつくるよう にする。



#### 【特許請求の範囲】

【請求項1】 nビットのパランルデータをラッチする 入力部と、該入力部に入力されたnビットのパラレルデ ータを1 ビットずつシリア ルに出力するマルチプレクサ と、上記入力部を制御するバイトクロックパルスから該 マルチプレクサを制御するビットクロックパレスをつく るビットクロックパルス発生部とを少なくとも備えたパ ラレルシリアル変換回路において、

パラレルデータのデータレートの半分の周波数のクロッ <u>クパレスを受け、その立ち上がり又は立ち下がりエッジ</u> を検出する第1のエッジ検出部と、

上記クロックパルスの反転パルスを受け、その立ち上が り又は立ち下がりエッジのうち上記第1のエ<u>ッジ検出部</u> が検出するのと同じエッジを検出する第2のエ<u>ッジ検出</u> 部と、

上記第1及び第2のエッジ検出部の検出出力の論理和を 得る論理和回路と、

を有し、

上記論理和回路の出力パルスをバイトクロックパルスと して上記入力部及びビットクロックパルス発生部に印加 20 <u>する</u>ようにしてなることを特徴とするパラレルシリアル 变换回路。

【請求項2】 ビットクロックパルス発生部がPLLシ ンセサイザからなり、

その周波数帯域が論理和回路から出力されるバイトクロ ックパルスの周波数に応答しない低い帯域に設定されて なることを特徴とする請求項1記載のパラレルシリアル 変換回路

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、パラレルシリアル 変換回路、特に同じ駆動周波数に対するパラレルデータ のデータレートを2倍にすることができる、換言すれ ば、同じデータレートに対して駆動周波数を2分の1に することができるパラレルシリアル変換回路に関する。

[0002]

【従来の技術】図5はパラレルシリアル変換回路の従来 例を示す回路ブロック図で、図面において、1はパラレ ルデータ入力端子で、n (正の整数) ビット分あるが、 便宜上1個の入力端子のみを示す。このパラレルデータ のデータレートをf(bps)とする。2はバイトクロ ックパルス (f:その周波数) を受けるバイトクロック パルス入力端子、3はパラレルデータを受け、それをラ ッチするn個のフリップフロップ回路F/Fからなる入 力部で、バイトクロックパルスにより駆動される。

【0003】4はマルチプレクサで、入力部3からのパ ラレルデータを1ビットずつ順番にシリアルに出力す る。そのデータレートはn・f (bps) である。5は そのマルチプレクサ4を駆動するビットクロックパルス スを受け、そのn倍の周波数n・f (Hz)のビットク ロックパルスを発生する。6はマルチプレクサ4からの シリアルデータを出力する出力端子である。そのビット

クロックパレスの周波数n・fは例えば1.25GHz である。

【0004】次に動作説明をする。 n ビットのパラレル データが入力端子1から入力されると共に、バイトクロ ックパルス入力端子2からバイトクロックパルスが入力 されると、そのパラレルデータはn個のフリップフロッ 10 プFノFからなる入力部3に取り込まれ、そしてマルチ プレクサ4に入力される。そして、PLLシンセサイザ 5はそのバイトクロックパルスを受けるとそれに同期し てそのn倍の周波数n・fを有するビットクロックパル、 スを発生しそれによりマルチプレクサ4を駆動する。す ると、マルチプレクサ4により n ビットのパラレルデー タが1ビットずつシリアルに出力される。そのデータレ ートはn・f (bps)となる。

【0005】図5に示すパラレルシリアル変換回路は周 波数が f (Hz) のバイトクロックパルスを駆動用パル スとして受け、PLLシンセサイザ4によりそのn倍の 周波数n・fを有するビットクロックパルスをつくり、 そして、f (bps)のデータレートで入力されるパラ レルデータを、n・f (bps) のデータレートでシリ アルデータに変換して出力する。

[0006]

【発明が解決しようとする課題】ところで、通常、パラ レルシリアル変換回路は極めて高速で動作する必要があ るので、その前段の信号処理用ICは、信号処理用IC として最も一般に用いられるCMOSICを用いること 30 が難しく、極めて高速な動作が可能なバイポーラ I C或 いはGaAs半導体ICを用いざるを得ない場合が多く なっている。

【0007】通常、パラレルデータはNRZ(Non Return Zero)の信号なので、その最高動作 周波数はデータレートの半分の周波数 f / 2 (Hz) で よい筈である。しかしながら、このデータに同期した周 波数f(Hz)のバイトクロックパルスをも出力しなけ ればならないので、結局、従来においては、パラレルシ リアル変換回路の前段の信号処理用ICの出力の動作周 40 波数はデータレートと同じ周波数でなければならなかっ た。

【0008】即ち、パラレルデータのデータレートは、 バイトクロックパルスの周波数により律速されていたの である。また、高い周波数のバイトクロックパルスを伝 送すると、それがノイズ源となり、その結果、PLLシ ンセサイザ4の特性を劣化させ、延いてはシリアルデー タのジッタの原因となるという問題もあった。

【0009】本発明はこのような問題点を解決すべく為 されたものであり、同じデータレートに対して駆動のた を発生するPLLシンセサイザで、バイトクロックパン 50 めに印加すべき基本クロックパルスの周波数を2分の1

20

にすることができ、延いては前段の回路の動作スピードを半分で済むようにし、ノイズによる悪影響、例えばシリアルデータのジッタを無くすることを目的とする。

### [0010]

【課題を解決するための手段】本発明パラレルシリアル変換回路は、パラレルデータのデータレート [f (bps)]の半分の周波数 f / 2 [Hz]のクロックパルスを基本クロックパルスとし、その反転パルスをつくり、その基本クロックパルスの立ち上がり(或いは立ち下がり)エッジと、その基本クロックパルスを反転したパルスの立ち上がり(或いは立ち下がり)エッジを検出し、その二つのエッジ検出出力の論理和からパラレルデータと同じ周波数のバイトクロックパルスをつくるようにしたものである。

【0011】本発明パラレレシリアル変換回路によれば、基本クロックパレスの立ち上がり(或いは立ち下がり)エッジと、その基本クロックパレスの反転パレスの立ち上がり(或いは立ち下がり)エッジをそれぞれ検出し、その検出の度にパレスを発生することができるので、そのパレスは基本クロックパレスに同期し、その2倍の周波数を有するパレスとなり、バイトクロックパレスとして入力部の制御に用いることができると共に、ビットクロックパレスの発生の元となるパレスとしてパスル発生回路に入力することができる。

【0012】従って、パラレルシリアル変換回路に入力する駆動用基本クロックパルスはパラレルデータのデータレートの半分の周波数でよく、パラレルシリアル変換回路前段の信号処理回路の動作スピードを従来の半分で済む、従って、従来だと、パラレルシリアル変換回路前段の信号処理用ICとして例えばバイポーラIC或いはGaAs半導体ICを用いざるを得なかった場合でも、本発明の適用によりCMOSICを用いても差し支えがないというケースが多くなる。

【0013】そして、同じ基本クロックパルスの正相と 逆相とを用いるので、その正逆両相のパルスが変化する とき発生するノイズが互いに打ち消し合い、その結果と してクロックノイズが非常に小さくなり、好ましい。

【0014】尚、上記基本クロックパルスの正相と逆相のパルスの間にスキューが生じ得るが、PLLシンセサイザの周波数帯域を、変調周波数 f / 2に応答しない帯域に設定することとすれば問題は生じない。というのは、そのようにするとPLLシンセサイザは図4に示すように2T (T=1/f)の周期で位相変調することになり、PLLシンセサイザの周波数応答帯域を制限しているループフィルタ等でこのような高い変調周波数の位相変調を除去してしまうからである。

#### [0015]

【発明の実施の形態】以下、本発明を図示実施の形態に 1ビットずつ順番にシリアルに出力する。そのデータレ 従って詳細に説明する。図1(A)、(B)は本発明パ ートはn・f(bps)である。5はそのマルチプレク ラレルシリアル変換回路の第1の実施の形態を示すもの 50 サ4を駆動するビットクロックパルスを発生するPLL

で、(A)は回路ブロック図、(B)はその動作を示すタイミングチャートである。図面において、1はパラレルデータ入力端子で、n(正の整数)ビット分あるが、便宜上1個の入力端子のみを示す。このパラレルデータのデータレートをf(bps)とする、7はf/2(Hz)の周波数の基本クロックパルスから、それを同転のバイトクロックパルスByte Clock0 と、それを反転した逆相のバイトクロックパルスByte Clock1をつくる回路で、該クロックパルスByte Clock0及びByte Clock1はバイトクロックパルス入力端子2a、2bに入力される。

【0016】8a、8bはバイトクロックパルスByte C lockO 、バイトクロックパルスByteClock1 の立ち上が りエッジを検出する立ち上がりエッジ検出回路で、例え ば図2(A)或いは図3(A)に示すような回路構成を 有している。図2(A)に示すものは、バイトクロック パレスByte ClockO (又はByte Clock1) (図2におい ては I Nという符号を与えている。) をそのままアンド 回路10の一方の入力端子に印加し、他方の入力端子に はバイトクロックパルスByte ClockO (又はByte Clock 1) をインバータ11により反転し、その反転した信号 Dを遅延回路12により遅延させた信号Eを印加してな る。そして、図2(B)に示すように、そのアンド回路 10からバイトクロック ペルスByte ClockO (又はByte Clock1) の立ち上がり時毎にパルスが発生する出力O UTが得られる。尚、遅延回路12は例えばCRを用い たものであっても良いし、ゲートを適宜な段数縦続接続 したものであっても良い。

【0017】また、図3(A)に示すものは、後述する
30 PLLシンセサイザ(5)の出力パレスを利用し、クリア付きフリップフロップ回路F/F1~3により図4
(B)に示すように、バイトクロックパレスByte Clock 0(又はByte Clock1 図4ではIN)の立ち上がりに同期してパルスが発生する出力OUTを得ることができる。

【0018】尚、本実施の形態では、バイトクロックパルスByte Clock0、Byte Clock1 の立ち上がりエッジを検出するようにしているが、必ずしもそれに限定されるものではなく、立ち下がりエッジを検出するようにしても0 も良い、

【0019】9は立ち上がりエッジ検出回路8a、8bの出力①、②を受ける論理和回路で、その出力③が周波数f(Hz)のバイトクロックパルスとしての役割を果たす。3はパラレルデータを受け、それをラッチするn個のフリップフロップ回路F/Fからなる入力部で、バイトクロックパルス③(fHz)により駆動される。4はマルチプレクサで、入力部3からのパラレルデータを1ビットずつ順番にシリアルに出力する。そのデータレートはn・f(bps)である。5はそのマルチプレクサ4を駆動するビットクロックパルスを発生するPLL

シンセサイザで、バイトクロックパッス③を受け、その n倍の周波数n・f (Hz) のビットクロック ペルスを 発生する。6はマルチプレクサ4からのシリアルデータ を出力する出力端子である。

【0020】次に動作説明をする。nビット(例えば既 に前段の例えばCMOSICにおいて8b/10b変換 されて現在n=10)のパラレルデータが入力端子1か ら入力される。一方、それと共に、クロックパルス入力 端子2 a からバイトクロックパレスByte ClockO (周波 数が f / 2) が、クロックパルス入力端子2bからバイ トクロックパレスByte Clock1 (周波数がf/2)が、 それぞれ入力される。すると、そのバイトクロックパル スByte ClockO 及びByte Clock1 は立ち上がりエッジ検 出回路8a、8bに入力され、該立ち上がりエッジ検出 回路8a、8bから、バイトクロックパレスByte Clock 0 の立ち上がりエッジ毎に発生するペルス①と、バイト クロックパレスByte Clock1 の立ち上がりエッジ毎に発 生するパルス②とが出力され、そのパルス①と②が論理 和回路9に入力され、該論理和回路9からバイトクロッ クパルス③が出力される。このバイトクロックパルス③ は図5に示した従来のパラレルシリアル変換回路におけ るバイトクロックパルスに相当するパルスになり、n個 のフリップフロップF/Fからなる入力部3に駆動用パ レスとして印加される。

【0021】しかして、パラレルデータ入力端子1から 入力されたパラレルデータはその入力部3に取り込ま れ、そして、マルチプレクサ4に入力される。そして、 PLLシンセサイザ5はそのバイトクロックパルス③を 受けるとそれに同期してそのn倍の周波数n・fを有す るビットクロック ペレスを発生しそれによりマルチプレ クサ4を駆動する。すると、マルチプレクサ4によりn ビットのパラレルデータが1ビットずつシリアルに出力 される。そのデータレートはn·f(bps 例えば 1. 25Gbps)となる。

【0022】このように、図1に示すパラレルシリアル 変換回路は周波数が f / 2 (Hz) のクロックパルスを 駆動用パルスとして受け、それに基づいてf(Hz)の バイトクロックパルスByte ClockO 、Byte Clock1 をつ くり、更にそれからf(Hz)のバイトクロックパルス ③をつくり、これにより入力部3を駆動すると共に、そ れをPLLシンセサイザ4に印加する。該PLLシンセ サイザ4はそのバイトクロックパルス③を受けそれに基 づいてそのn倍の周波数n・fを有するビットクロック パレスをつくり、そして、f (bps) のデータレート で入力されるパラレルデータを、n・f (bps)のデ ータレートでシリアルデータに変換して出力するように する。

【0023】従って、パラレルシリアル変換回路に入力 する駆動用基本クロックパルスはパラレルデータのデー タレートの半分の周波数でよく、パラレッシリアル変換 50 し、その検出の度にパルスを発生することができるの

回路前段の信号処理回路の動作スピードを従来の半分で 済む。従って、従来だと、パラレルシリアル変換回路前 段の信号処理用ICとして例えばバイポーラIC或いは GaAs半導体ICを用いざるを得なかった場合でも、

本発明の適用によりCMOSICを用いても差し支えが ないというケースが多くなる。

【0024】ちなみに、インターリーブの手法を用い、 f/2 (bps) の駆動周波数で動作する入力部を2個 用い、この2個の入力部2、2にそれぞれパラレルデー 10 タを入力することとし、そして、バイトクロックパルス Byte ClockO により一方の入力部2を、バイトクロック パルスByte Clock1 により他方の入力部を駆動すること とし、マルチプレクサ4によりパラレルデータをシフト、 してシリアル変換することも考えられ無くはない。この ようにすると、本実施の形態と同様にパラレルシリアル 変換回路に入力するべき基本パレスの周波数はf/2で 済むからである。しかし、このようにパラレルシリアル 変換内でインターリーブの手法を用いると、データのビ ット幅が2倍になり、フリップフロップの数を2倍にす る必要がある等、素子数が増え、消費電力の増大を招 き、得策ではない。

【0025】次に、本実施の形態によれば、同じ基本ク ロックパルスの正相と逆相とを用いるので、その正逆両 相のパレスが変化する(立ち上ったり立ち下ったりす る)とき発生するノイズが互いに打ち消し合い、従っ て、その結果としてクロックノイズが非常に小さくなる ので、好ましい。

【0026】また、正相バイトクロックパルスByte Clo ckO と逆相バイトクロックパルスByte Clock1 との間に スキューが生じ得るが、PLLシンセサイザの周波数帯 域を、変調周波数 f / 2に応答しない帯域に設定するこ ととすれば問題は生じない。図4はそのことを説明する タイミングチャートである。

【0027】即ち、図4に示すようにバイトクロックパ ルスByte ClockO と、バイトクロックパルスByte Clock 1 との間にスキューTskewが生じる可能性がある が、そのようなスキューTskewが生じるのは、周期 2Tに1回であり、従って、PLLシンセサイザ5を変 調周波数 f / 2 に応答しない低い周波数帯域に設定する こととすれば、PLLシンセサイザの周波数応答帯域を 制限しているループフィルタ等でこのような高い変調周 波数の位相変調を除去してしまい、スキューによる影響 をPLLシンセサイザ5が全く受けないようにできるの である。

## [0028]

30

40

【発明の効果】本発明パラレルシリアル変換回路によれ ば、基本クロックパルスの立ち上がり(或いは立ち下が り) エッジと、その基本クロックパルスの反転パレスの 立ち上がり(或いは立ち下がり)エッジをそれぞれ検出 で、そのパルスは基本クロックパルスに同期し、その2 倍の周波数を育するパルスとなり、バイトクロックパルスとして入力部の制御に用いることができると共に、ビットクロックパルスの発生の元となるパルスとしてパスル発生回路に入力することができる。

【0029】従って、パラレルシリアル変換回路に入力する駆動用基本クロックパルスはパラレルデータのデータレートの半分の周波数でよく、パラレルシリアル変換回路前段の信号処理回路の動作スピードを従来の半分で済む。従って、従来だと、パラレルシリアル変換回路前段の信号処理用ICとして例えばバイポーラIC或いはGaAs半導体ICを用いざるを得なかった場合でも、本発明の適用によりCMOSICを用いても差し支えがないというケースが多くなる。

【0030】そして、同じ基本クロックパルスの正相と 逆相とを用いるので、その正逆両相のパルスが変化する とき発生するノイズが互いに打ち消し合い、その結果と してクロックノイズが非常に小さくなり、好ましい。

【0031】そして、正相と逆相との間にスキューが生じ得るが、PLLシンセサイザの周波数帯域を、変調周波数 f / 2に応答しない帯域に設定することとすれば問題は生じない。というのは、そのようにするとPLLシンセサイザは図4に示すように2T(T=1/f)の周期で位相変調することになり、PLLシンセサイザの周波数応答帯域を制限しているレープフィック等でこのよ

うな高い変調周波数の位相変調を除去してしまい、スキューが介在しなくなるからである。

## 【図面の簡単な説明】

【図1】 (A)、(B) は本発明パラレルシリアル変換 回路の第1の実施の形態を示すもので、(A) は回路ブ ロック図、(B) はタイミングチャートである。

【図2】(A)、(B) はパラレルシリアル変換回路の立ち上がりエッジ検出回路の一例を示すもので、(A) は回路図、(B) はタイミングチャートである。

10 【図3】(A)、(B) はパラレルシリアル変換回路の 立ち上がりエッジ検出回路の別の例を示すもので、

(A) は回路図、(B) はタイミングチャートである。 【図4】バイトクロックパルスByte ClockO とByte Clock1 との間にスキューがあってもPLLシンセサイザの 動作に影響を受けないようにすることができることを説


【図5】パラレルシリアル変換回路の従来例を示す回路 ブロック図である。

明するためのタイミングチャートである。


#### 【符号の説明】

20 3・・・入力部、4・・・マルチプレクサ、5・・・P LLシンセサイザ(ビットクロックパルス発生回路)、 7・・・バイトクロックパルスByte ClockO とByte Clock1 を発生する回路、8 a、8 b・・・立ち上がりエッジ検出回路、9・・・論理和回路、


【図2】



[図3]







3…入力部


4 … マルチプレッサ


7・・・Byte Clock 0、1 をつくる回路


8a、8b・・・立ち上りエッジ

検出回路

9…論理和回路







	•
•	
	÷c